

(11) Publication number:

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number:

63219368

(22) Application date:

31.08.88

(51) Intl. Cl.: H02M 3/155 H03F 3/68

(30) Priority:

(43) Date of application

09.03.90

NEC CORP (71) Applicant:

publication:

(72) Inventor:

KOIKE HIRONORI

(84) Designated contracting

(74) Representative:

states:


(54) SUPPLY VOLTAGE CONVERTER CIRCUIT

(57) Abstract:

PURPOSE: To reduce the consumed current of a supply voltage converter circuit at the time of not driving a large loading capacity such as that at a stand-by time, etc., by using said supply voltage converter circuit.

CONSTITUTION: An apparatus has two unit supply voltage converter circuits of a load driving circuit with a large load driving capacity, i.e., the first circuit having a PMISFETQ31 with a large conductance and a load driving circuit with a comparatively small driving capacity, i.e., the second circuit having a PMISFETQ32 with a small conductance, and signals ϕA1, ϕA2 controlling the activity/inactivity of each of said first and second circuits are inputted to these circuits. When a large load is driven, said signal ϕA1 is set at an appropriate level to activate the reference voltage generator circuit 11 and differential amplifier 21 of the first circuit. When a large load drive is unnecessary, the first circuit is inactivated by said signal ϕA1, while the second circuit is activated by said signal ϕA2 on the contrary to supply a constant voltage. Therefore, the consumed current of a differential amplifier 22 driving said load driving circuit also diminishes to enable reducing the consumed power.

COPYRIGHT: (C)1990,JPO&Japio



平2-70264 四公開特許公報(A)

1 Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)3月9日

3/155 H 02 M H 03 F 3/88

w В

7829-5H 6751-5 J

審査請求 未請求 請求項の数 2 (全6頁)

69発明の名称

電源電圧変換回路

昭63-219368 至 创特

昭63(1988) 8月31日 22出

個発 明 者

理

分段

池

紀 洋

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

日本電気株式会社 顚 人 る。

弁理士 内原 晋 東京都港区芝5丁目33番1号

発明の名称

電源電圧変換回路

2. 特許請求の範囲

- (1) 基準電圧発生回路と、この基準電圧発生回路 の出力を入力強子の一方に接続した整動増幅器 と、との差動増幅器の出力を入力して負荷を駆 動する負荷駆動回路とからなり、前記差動増幅 巻のもり一方の入力端子には前記負荷駆動回路 の出力電圧を帰還接続した単位の電源電圧変換 国路を複数観備え、これら複数の単位電源電圧 変換回路の出力端を共通接続して出力端子とし、 駆動すべき負荷容量の大きさに応じて前配複数 **圓路のりちいずれか1つあるいは複数を選択し** て所望の電源電圧を出力することを停欲とする 電源電圧変換回路。
- (2) 基準電圧発生回路が、その定常電流経路化ス イッチ回路を設け、とのスイッチ回路に創御信

号を印加することにより、前記基準電圧発生回 路の活性/非活性を制御するようにしたもので ある請求項1記数の基準電圧発生回路。

3. 発明の詳細な説明

〔童妻上の利用分野〕

本発明は外部電源より与えられた電圧を変換し て所定電圧を得る電源電圧変換回路に関する。

〔従来の技術〕

従来知られている差動増編器を用いた電源電圧 変換回路として、第10図に示す回路がある。と の電源電圧変換回路は、1986年10月発行の雑 誌「アイ・イー・イー・イー・ジャーナル・オブ ・ソリッド・ステート・サーキット(IEEE, Journal of Solid State Circuits)」,第 21巻第5号の608頁に示されている。との回 路は、まずFETQ11~Q13 からなる基準電圧発 生回路1で、所望の基準電圧VBZF を発生する。 との基準電圧発生回路1でつくられた電圧 Vgap は、FETQ1,Q1,Q6~Qoからたる差動増額 器2の反転入力増子に入力され、この意動増幅器2で電源電圧変換回路の出力電圧 Vour と電圧 VREP との差電圧を増幅する。この差勁増幅器2の出力は負荷駆動回路3に入力される。この負荷駆動回路3は、ソースが電源電圧 Vcc に、ドレインが出力 Vour に接続され、ゲートに差動増幅器2からの出力が接続されたPチャネル型MI3PET(以下PMISFETという)Q211が用いられている。

この電源電圧変換回路の動作は次のように行われる。出力電圧 Vour が電圧値 Varr より低い時は、差動増幅器 2 の出力がロウレベルになり、負荷駆動回路 3 である PMISPET Qzoが導通して電流が供給され、出力電圧 Vour の電圧レベルが上がる。逆に、出力電圧 Vour のレベルが所望のレベルに 2 り角い時は 差動増幅器 2 の出力がハイレベルに 2 り角が駆動回路 3 が非導強になり、出力電圧 Vour への電流の供給が止まる。このようにして出力電圧が基準電圧 Varp のレベルに保たれる。

くだけでよいような場合に適用する時には消費電 力の無駄となる。

また、電源電圧変換回路に用いられる基準電圧 発生回路1は定常電流パスが存在するので、電源 電圧変換回路内の単位電源電圧変換回路の数に応 じて多数の基準電圧発生回路が同時に用いられる とやはり消費電流の級駄につながる。

本発明の目的は、このような問題を解決し、大 負荷容量の駆動を必要としない場合に消貨電力を 低減すると共に、基準電圧発生回路の消費電流の 低減をした電源電圧変換回路を提供することにあ る。

(課題を解決するための手段)

本発明の電源電圧変換回路の構成は、基準電圧 発生回路と、この基準電圧発生回路の出力を入力 輸子の一方に接続した整動増幅器と、この差動増 概器の出力を入力して負荷を駆動する負荷駆動回 路とからなり、前記整動増幅器のもう一方の入力 増子には前配負荷駆動回路の出力電圧を帰還接続 した単位の電源電圧変換回路を複数個備え、これ 第10図の電源電圧変換回路は、外部から与たられた電源電圧 Vcc を変換して出力電圧 Vour をつくり、との出力電圧 Vour のレベルを任意の回路に供給するのである。

との電源電圧変換回路のうち基準電圧発生回路 1 には、第10回のようにFETQ、1~Q、1。で構成された回路や、第11回のようにR、1,R、2の抵抗分割により基準電圧を得る回路等があるが、いずれの回路も定常電流パスが存在する。

(発明が解決しよりと寸課題)

このように従来の電源電圧変換回路で大きな野性を持つ負荷を駆動しようとした場合、負荷駆動 国路 3 を駆動能力の大きなものにする必要がある。その結果、差動増幅器 2 も負荷駆動回路 3 にで 取動能力を持たせればならないため、消費 圧変力の増大を招く。このととは、例えば電源を出ての関係をように、大負荷容量の駆動を要する期間である。その期間では比較的小さな容量を定電圧に保ってか

ら複数の単位電源電圧変換回路の出力増を共通接 続して出力増子とし、駆動すべき負荷容量の大き さに応じて前配複数回路のうちいずれか1つある いは複数を選択して所望の電源電圧出力すること を特徴とする。

(作用)

また、単位電源電圧変換回路を差動増幅器中あるいは差動増幅器と負荷製動回路の両方の中に設けたスイッチによって非活性化した際化、回時に

基準促圧発生回路も内部に設けたスイッチ回路に 入れた制御個母により非活性化して、低消費電力 化がはかられる。

(実施例)

次に、本発明の電源電圧変換回路及び基準電圧 発生回路の実施例について図面を用いて説明する。

第1図は本発明の一実施例の回路図であり、基準電圧発生回路11,12、差動増幅器21,22、かよびPMISFETQ31,Q32からなる負荷駆動回路とから構成される。差動増幅器21,22の一方の入力場子に基準電圧発生回路11,12からの出力VBEF、もう一方の入力場子に、この電源電圧変換回路の出力電圧 Vour の帰還信号が入力され、また差動増幅器21,22の出力は負荷駆動であるPMISFETQ31,Q32のゲートに入力されて単位電源電圧変換回路を構成している。との単位電源電圧変換回路を構成している。との単位電源電圧変換回路を構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路と構成している。との単位電源電圧変換回路は出力端子10で2台並列に接続され、電圧 Vour を出力する。なお、基準電圧発生回路11,12は、必要な基準電圧を与える回路であればどのよりな形式の回路

を制御する信号 441 、442 が入力される。

との第1図の回路の使用方法をメモリへの応用 例により説明する。ビット級の充電時のように大 を負荷を駆動する必要のある場合は、信号 f A1 を負荷を駆動する必要のある場合は、信号 f A1 を適当なレベルに設定して第1回路で生化した。 生回路11及び差動増幅器21を活性化の大きで を供給する。との第1の回路に対した。 が収別のように、まいる。 次に、メモリのスタンベイ時のように、により第1 のによりが表現して、逆に第2の回路を存る。 によりが、近に、がより第1 のによりが、近に、がより第1 のによりが、近に、対象を存した。 によりが、に、がよりの回路を存した。 によりが、に、がよりの回路を存した。 によりが、に、がよりの回路を存した。 によりののでは、 には出りのでは、 には出りて にはには、 にはいるのでは、 にはいるのでは、 にはいるのでは、 にはいるのでは、 にはいるのでは、 にはいるのでは、 にはいるのでは、 にはいるのでは、 にはいるのでもる。

差動増幅器への制御信号 f A の導入方法の一例を、第2関により説明する。関では、ソースを接地し、ドレインをソースカップルの差動入力部トランジスタQ3,Q3のソースに接続したNMIS
PET Q1を有し、とのNMISFET Q1のゲー

でもよい.

本実施例に用いられる差動増幅器21,22は、一例として第2図に示す回路がある。この回路は、一般にカレントミラー型と呼ばれるタイプの差動増幅器である。また、負荷駆動回路3としては、PMISFETが用いられているが、このPMISFETに限ることはなく、Nティネル型MISFET(以下NMISFETという)やパイポーラトランジスタ、あるいは複数の素子よりなる回路が用いられる。

これら姜準電圧発生回路、整動増幅器、負荷駆動回路についての説明は以下のすべての実施例に ついて共通にあてはまることである。

第1図の実施例では、負荷駆動能力の大きい負荷駆動回路、いいかえるとコンダクタンスの大きいPMISFETQaiを有する第1の回路と、駆動能力の比較的小さい負荷駆動回路、すなわちコンダクタンスの小さいPMISFETQaiを有する第2の回路との2個の単位電源電圧変換回路を有し、これら第1,第2の回路には各々の活性/非活性

トに制御信号 *A を入れ、回路活性化の時には *A をハイレベルにしてNMISFBTQ:を導通させ、 非活性化の時には *A をロクレベルにしてNMI FBTQ:を非導通にする。とのように回路の活 性/非活性を制御することができるが、差動増組 器の形式が変われば信号による制御の方法も変わ

とのように、本実施例の電源電圧変換回路は駆動しなければならない負荷の大きさに対応する適当な負荷駆動回路を用いて定電圧 Vour を出力するので、一つの電源電圧変換回路により定電圧を出力する場合に比べ低消費電力で動作を行わせるとができる。

第3回は本発明の第2の実施例の回路図であり、 第2の回路の方の整動増幅器22を制御する信号 \$42をなくし、との第2の回路を常に活性化させておくものである。との場合、スタンパイ時等に 駆動しなければならない負荷が小さいために第2 の回路2の負荷駆動能力が小さくて済み、その結果消費促進が小さい場合には、制制信号が少なく なるという利点がある。

第4図は本発明の第3の実施例の回路図で、n 個(□≥2)の単位電源電圧変換回路を並列に接 続した例である。それぞれの基準電圧発生回路11 ~1 n、整動増幅器21~2 n b よびPMISP BTQ31~Q3nを有し、駆動しなければならない 負荷の容量値が数段階に分かれている時等に、それぞれの負荷容量値にあわせた負荷駆動回路を持 つ単位電電電圧変換回路を切り替えて使用するものである。

第5図は本発明の第4の奥施例の回路図で、負荷駆動回路3を非活性時に確実に遮断する回路を設けたものである。具体的には、ソースを外部電源Vccに、ドレインを負荷駆動回路であるPMISPBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。とのPMISFBTQs1、Qs1を設けている。どの単位に関係してQs1、Qs1を非導通にしてかく。逆に単位

第8図は本発明の第7の実施例の回路図で、第7図のスイッチ図はQieをNMISFETQieにした例である。この構成では個御の仕方が変わり、基準電圧発生図路を非活性とする時にはesをロウレベルとし、活性化する時にはesをハイレベルとすればよい。

電源電圧変換回路が非選択となった場合化は、信号がmiをロウレベル化してPMISFBTQmi,Qmaを導通させ、負荷駆動回路のPMISPETQmi,Qmaでが一トをハイレベルとし、当該単位電源電圧変換回路を完全化非活性とする。なか信号がmiは信号がmiと同じでもよいし別の信号であってもよい。

第6図は本発明の第5の実施例の回路図で、負荷駆動回路3をPMISFBTQ31,Q32でなくパイポーラトランジスタQ31,Q22にした例である。

第7図は本発明の第8の実施例の回路図で、第11図B1、B2の抵抗分割による基準電圧発生 回路に適用し、基準電圧発生回路の定常電流パス にスイッチ回路であるPMISFBTQ13を設け、 割御信号が20によりとの回路の活性/非活性を制 御できるようにしたものである。

本実施例の電源電圧変換回路を用いる際、例えば第1図の基準電圧発生回路に本実施例の基準電 圧発生回路を使用した場合について説明する。第 1図で信号 Ø A1により第1の回路が非活性化され

生国路の国路関で、第10図のFETQ11, Q11の代りに、ゲート制御信号が2を接続したFETQ11, Q12が用いられたものである。第9図と第10図を比較するとわかるように、新たにスイッチ国路としてトランジスタを付加しなくとも、既に基準電圧発生国路内のトランジスタのゲートに制御信号が2を入れて本発明を実現することもできる。

(発男の効果)

以上説明したように、本発明の電源電圧変換回路を用いるととにより、スタンパイ時等の大きな 負荷容量を駆動しない時の電源電圧変換回路の消 登電流を大幅に削減するととができる。

また、本発明の電源電圧変換回路をメモリに適用したシミュレーション結果によると、差動増幅 器部分の消費電流は増幅器内のソースを接地し、 ドレインをソースカップルの接動入力部トランジスタのソースに接続したMISFET(Q₁)のゲート無限にほぼ比例しているので、従来の電源電圧変換回路に比べて、スタンパイ時に電源電圧変換

特開平2-70264(5)


回路の差動増報器のサイズが小さくなった割合だけ消費電流が小さくなるという効果が得られる。また、スイッチ回路により切替えられる基準電圧発生回路を用いることにより、多数の基準電圧発生回路を用いる必要が生じた場合にも、使用していない基準電圧発生回路の定常電流をなくして低消費電力化をはかられるという効果がある。


4. 図面の簡単な説明

第1図は本発明の一突施例の回路プロック図、 第2図は第1図に用いる差動増幅器の一例の回路 図、第3図~第6図は本発明の第2~第5の実施 例の回路プロック図、第7図~第9図は第1図の 基準電圧発生回路の三例を示す回路図、第10図 は従来例の電源電圧変換回路の回路図、第11図 は従来の抵抗分割による基準電圧発生回路の図で ある。

1,11,12---1 n ······ 基準電圧発生回路、
2,21,22---2 n ······ 接動增級器、3 ·····
負荷駆動回路、10 ······ 出力場子、Q*,Q*,Q*,

代理人 弁理士 内 原 習





特開平2-70264 (6)

